搜索
img
公司概况
您現在的位置 :
首页
/
/
数字验证调试系统是国产EDA的又一创新,直接击中了SoC芯片设计的痛点

数字验证调试系统是国产EDA的又一创新,直接击中了SoC芯片设计的痛点

  • 分类:新闻资讯
  • 作者:
  • 来源:
  • 发布时间:2022-05-13 15:17
  • 访问量:

【概要描述】平头兄弟上海半导体技术IP验证和软硬协同验证负责人张天芳在应用中谈到一般调试工具的挑战时提到,debug工具对SoC系统的验证功能,比如通过查看波形调试一些问题,通过x-propagation检查X状态的传播问题,然后调试performance,做一些performance的分析,希望有一些图形化的呈现。 国内EDA厂商新华章主要在AOTF12N65数字芯片验证领域做出努力。七个产品系列包括:硬件仿真系统、FPGA原型验证系统、智能场景验证、形式验证、逻辑仿真、系统调试验证云。近日,新华章发布了数字验证调试系统,这也是一项创新,旨在应对当前SOC芯片设计的痛点。 验证和调试数字芯片的痛点是什么? 在新闻发布会上,来自行业的专家、学者和行业合作伙伴也应邀出席,包括合肥微电子研究所所长陈俊宁、电子科技大学电子科学与工程学院副教授黄乐天、中兴微电子有线系统部部长何志强、上海半导体技术知识产权验证和软硬合作验证负责人张天芳、弗源科技高级架构师鲍敏琪等。他们分享和交流了数字验证中存在的问题和痛点以及验证EDA技术的趋势。 谈到前端验证片验证场景变得越来越复杂,从简单的功能验证到今天的系统级和场景级验证,鲍敏琪在谈到前端验证面临的挑战时说。另一方面,面对激烈的市场竞争,芯片集成规模不断扩大,研发周期不断缩短,验证的重要性日益突出。 中兴微和志强还表示,在质量和效率的双重要求下,如何在许多主观和客观数据之间进行支持,以及如何在不同的流程、方法和工具之间进行关联,是验证的痛点。他们还希望像新华章一样,能够专注于与客户一起验证,这不仅提供了更高性能的工具,还巩固了痛点解决方案,并将其集成到工具中。 平头兄弟上海半导体技术IP验证和软硬协同验证负责人张天芳在应用中谈到一般调试工具的挑战时提到,debug工具对SoC系统的验证功能,比如通过查看波形调试一些问题,通过x-propagation检查X状态的传播问题,然后调试performance,做一些performance的分析,希望有一些图形化的呈现。然而,现有的debug功能实际上并不能及时满足客户的业务需求。 换句话说,在实际应用中,每个芯片的产品调试特性不同,这将对调试产生非常多样化的细分需求。因此,我们希望在国内EDA工具中看到一些开放的接口,以便于二次开发。例如,阅读波形、阅读模拟信息、调整数据库等,可以帮助客户或用户快速构建自己的系统和平台,提高生产效率。 调试debug的重要性与三大供需落差 根据EDA行业的分析,在整个设计验证过程中,验证占工作量的70%,其中调试debug占40%。 新华章科技研发副总裁林阳春表示,在验证过程中,需要调试,包括prototyping、emulation、simullation、formalverition等。debug穿针引线,综合数据,包括波形、覆盖率等。,然后进行分析,从而实现有效的调试和诊断。即使在非调试场景中,客户也经常使用debugtool来检查和理解整个设计,包括designtopogy等。因此,在整个设计验证过程中,debug是不可或缺的,也是不可替代的。 供需之间存在着巨大的差距,这种重要的debug调试可以从三个方面来解释。 林阳春分析,一是缺乏创新。人工智能、机器学习和云计算是不可逆转的趋势。而目前市场上的产品却很少掌握。 其次是数据的碎片化、混乱甚至矛盾。在点和步骤之间,通常需要translation,例如edifnetlist之间的转换。这不仅费时,而且更容易出错。造成这种现象最根本的原因是缺乏整体规划,不同公司的工具只能通过商业并购拼凑在一起。 此外,设计日新月异,规模和复杂度不断增加,因此对performance中debug产品的要求也在增加。 面对目前在验证和调试方面的挑战,新华章采用了上层application和底层foundation的策略,开发了统一的databas、GUI、parser甚至debug等。,让上层的application,如emulation、simulation、formalverifificating等,都可以混合在一起。对于各种设计,在不同的场景下,可以提供定制的验证解决方案,即我们的fusionverifyplatform。 基于创新架构的数字验证调试系统:昭晓Fusiondebug 诚然,在数字芯片的验证和调试方面,新华章听取了客户的痛点需求。在充分定位需求并积极投入研发后,新华章正式发布了基于创新架构的数字验证调试系统——昭晓Fusiondebug。 该系统基于核心调试数据库和开放接口,可以与现有的行业解决方案兼容,提供完美的生态支持,易于使用,性能高,可以帮助工程师简化困难的调试任务,有效解决不断上升的设计和验证挑战。 新华章科技软件R&D总监黄世杰表示,与国际主流数字波形格式相比,新华章的赵晓FusiondebugTM采用了完全自主研发的高性能数字波形格式XEDB。借助创新的数据格式和体系结构,波形格式具有高性能、高容量、高波形压缩比等特点。它提供的高效编码和压缩方案可以比国际主流数字波形格式在实际测试中带来8倍以上的压缩率。 与其他商业波形格式相比,XEDB的读写速度快3倍,支持分布式架构,可以充分利用多台机器的物理资源,提高整个系统的性能。测量中显示的波形写入速度可以比单机模式提高5倍以上,这对于复杂的软硬件协同验证和调试非常重要。 在提供完整的调试解决方案的同时,赵晓FusiondebugTM由创新的设计推理引擎和高性能分析引擎提供动力,可以支持统一的高性能编译,快速加载模拟结果和信号显示,轻松跟踪信号连接和分析根本原因。 根据实际项目数据,赵晓FusiondebugTM的速度比其他商用EDA工具快5倍,可以满足大规模SOC设计调试的需要,大大提高验证效率,从而加速芯片设计的创新。 EDA的创新化的芯片设计需要EDA的创新 近年来,芯片设计的规模越来越大,摩尔定律逐渐走向极限,芯片验证的难度也越来越大。在谈到下一代设计验证工具时,陈俊宁和黄乐天从不同角度指出,下一代EDA工具需要加强工具之间的集成,更加智能化,进一步充分利用机器学习、云计算等创新技术,提高芯片验证和设计效率,同时减少人力投入。 黄乐天还认为,以chiplet为代表的新一代集成电路的设计方法是不断迭代的,那么我们的验证是否有验证方法与这种新的设计方法相匹配。chiplet的设计空间增加了一个新的维度。目前,随着新的设计规模越来越大,软件组合越来越紧密,新的验证方法或验证工具还有很大的改进和集成空间。

数字验证调试系统是国产EDA的又一创新,直接击中了SoC芯片设计的痛点

【概要描述】平头兄弟上海半导体技术IP验证和软硬协同验证负责人张天芳在应用中谈到一般调试工具的挑战时提到,debug工具对SoC系统的验证功能,比如通过查看波形调试一些问题,通过x-propagation检查X状态的传播问题,然后调试performance,做一些performance的分析,希望有一些图形化的呈现。

国内EDA厂商新华章主要在AOTF12N65数字芯片验证领域做出努力。七个产品系列包括:硬件仿真系统、FPGA原型验证系统、智能场景验证、形式验证、逻辑仿真、系统调试验证云。近日,新华章发布了数字验证调试系统,这也是一项创新,旨在应对当前SOC芯片设计的痛点。

验证和调试数字芯片的痛点是什么?

在新闻发布会上,来自行业的专家、学者和行业合作伙伴也应邀出席,包括合肥微电子研究所所长陈俊宁、电子科技大学电子科学与工程学院副教授黄乐天、中兴微电子有线系统部部长何志强、上海半导体技术知识产权验证和软硬合作验证负责人张天芳、弗源科技高级架构师鲍敏琪等。他们分享和交流了数字验证中存在的问题和痛点以及验证EDA技术的趋势。

谈到前端验证片验证场景变得越来越复杂,从简单的功能验证到今天的系统级和场景级验证,鲍敏琪在谈到前端验证面临的挑战时说。另一方面,面对激烈的市场竞争,芯片集成规模不断扩大,研发周期不断缩短,验证的重要性日益突出。

中兴微和志强还表示,在质量和效率的双重要求下,如何在许多主观和客观数据之间进行支持,以及如何在不同的流程、方法和工具之间进行关联,是验证的痛点。他们还希望像新华章一样,能够专注于与客户一起验证,这不仅提供了更高性能的工具,还巩固了痛点解决方案,并将其集成到工具中。

平头兄弟上海半导体技术IP验证和软硬协同验证负责人张天芳在应用中谈到一般调试工具的挑战时提到,debug工具对SoC系统的验证功能,比如通过查看波形调试一些问题,通过x-propagation检查X状态的传播问题,然后调试performance,做一些performance的分析,希望有一些图形化的呈现。然而,现有的debug功能实际上并不能及时满足客户的业务需求。

换句话说,在实际应用中,每个芯片的产品调试特性不同,这将对调试产生非常多样化的细分需求。因此,我们希望在国内EDA工具中看到一些开放的接口,以便于二次开发。例如,阅读波形、阅读模拟信息、调整数据库等,可以帮助客户或用户快速构建自己的系统和平台,提高生产效率。

调试debug的重要性与三大供需落差

根据EDA行业的分析,在整个设计验证过程中,验证占工作量的70%,其中调试debug占40%。

新华章科技研发副总裁林阳春表示,在验证过程中,需要调试,包括prototyping、emulation、simullation、formalverition等。debug穿针引线,综合数据,包括波形、覆盖率等。,然后进行分析,从而实现有效的调试和诊断。即使在非调试场景中,客户也经常使用debugtool来检查和理解整个设计,包括designtopogy等。因此,在整个设计验证过程中,debug是不可或缺的,也是不可替代的。

供需之间存在着巨大的差距,这种重要的debug调试可以从三个方面来解释。

林阳春分析,一是缺乏创新。人工智能、机器学习和云计算是不可逆转的趋势。而目前市场上的产品却很少掌握。

其次是数据的碎片化、混乱甚至矛盾。在点和步骤之间,通常需要translation,例如edifnetlist之间的转换。这不仅费时,而且更容易出错。造成这种现象最根本的原因是缺乏整体规划,不同公司的工具只能通过商业并购拼凑在一起。

此外,设计日新月异,规模和复杂度不断增加,因此对performance中debug产品的要求也在增加。

面对目前在验证和调试方面的挑战,新华章采用了上层application和底层foundation的策略,开发了统一的databas、GUI、parser甚至debug等。,让上层的application,如emulation、simulation、formalverifificating等,都可以混合在一起。对于各种设计,在不同的场景下,可以提供定制的验证解决方案,即我们的fusionverifyplatform。

基于创新架构的数字验证调试系统:昭晓Fusiondebug

诚然,在数字芯片的验证和调试方面,新华章听取了客户的痛点需求。在充分定位需求并积极投入研发后,新华章正式发布了基于创新架构的数字验证调试系统——昭晓Fusiondebug。

该系统基于核心调试数据库和开放接口,可以与现有的行业解决方案兼容,提供完美的生态支持,易于使用,性能高,可以帮助工程师简化困难的调试任务,有效解决不断上升的设计和验证挑战。

新华章科技软件R&D总监黄世杰表示,与国际主流数字波形格式相比,新华章的赵晓FusiondebugTM采用了完全自主研发的高性能数字波形格式XEDB。借助创新的数据格式和体系结构,波形格式具有高性能、高容量、高波形压缩比等特点。它提供的高效编码和压缩方案可以比国际主流数字波形格式在实际测试中带来8倍以上的压缩率。

与其他商业波形格式相比,XEDB的读写速度快3倍,支持分布式架构,可以充分利用多台机器的物理资源,提高整个系统的性能。测量中显示的波形写入速度可以比单机模式提高5倍以上,这对于复杂的软硬件协同验证和调试非常重要。

在提供完整的调试解决方案的同时,赵晓FusiondebugTM由创新的设计推理引擎和高性能分析引擎提供动力,可以支持统一的高性能编译,快速加载模拟结果和信号显示,轻松跟踪信号连接和分析根本原因。

根据实际项目数据,赵晓FusiondebugTM的速度比其他商用EDA工具快5倍,可以满足大规模SOC设计调试的需要,大大提高验证效率,从而加速芯片设计的创新。

EDA的创新化的芯片设计需要EDA的创新

近年来,芯片设计的规模越来越大,摩尔定律逐渐走向极限,芯片验证的难度也越来越大。在谈到下一代设计验证工具时,陈俊宁和黄乐天从不同角度指出,下一代EDA工具需要加强工具之间的集成,更加智能化,进一步充分利用机器学习、云计算等创新技术,提高芯片验证和设计效率,同时减少人力投入。

黄乐天还认为,以chiplet为代表的新一代集成电路的设计方法是不断迭代的,那么我们的验证是否有验证方法与这种新的设计方法相匹配。chiplet的设计空间增加了一个新的维度。目前,随着新的设计规模越来越大,软件组合越来越紧密,新的验证方法或验证工具还有很大的改进和集成空间。

  • 分类:新闻资讯
  • 作者:
  • 来源:
  • 发布时间:2022-05-13 15:17
  • 访问量:
详情

平头兄弟上海半导体技术IP验证和软硬协同验证负责人张天芳在应用中谈到一般调试工具的挑战时提到,debug工具对SoC系统的验证功能,比如通过查看波形调试一些问题,通过x-propagation检查X状态的传播问题,然后调试performance,做一些performance的分析,希望有一些图形化的呈现。

国内EDA厂商新华章主要在AOTF12N65数字芯片验证领域做出努力。七个产品系列包括:硬件仿真系统、FPGA原型验证系统、智能场景验证、形式验证、逻辑仿真、系统调试验证云。近日,新华章发布了数字验证调试系统,这也是一项创新,旨在应对当前SOC芯片设计的痛点。

验证和调试数字芯片的痛点是什么?

在新闻发布会上,来自行业的专家、学者和行业合作伙伴也应邀出席,包括合肥微电子研究所所长陈俊宁、电子科技大学电子科学与工程学院副教授黄乐天、中兴微电子有线系统部部长何志强、上海半导体技术知识产权验证和软硬合作验证负责人张天芳、弗源科技高级架构师鲍敏琪等。他们分享和交流了数字验证中存在的问题和痛点以及验证EDA技术的趋势。

谈到前端验证片验证场景变得越来越复杂,从简单的功能验证到今天的系统级和场景级验证,鲍敏琪在谈到前端验证面临的挑战时说。另一方面,面对激烈的市场竞争,芯片集成规模不断扩大,研发周期不断缩短,验证的重要性日益突出。

中兴微和志强还表示,在质量和效率的双重要求下,如何在许多主观和客观数据之间进行支持,以及如何在不同的流程、方法和工具之间进行关联,是验证的痛点。他们还希望像新华章一样,能够专注于与客户一起验证,这不仅提供了更高性能的工具,还巩固了痛点解决方案,并将其集成到工具中。

平头兄弟上海半导体技术IP验证和软硬协同验证负责人张天芳在应用中谈到一般调试工具的挑战时提到,debug工具对SoC系统的验证功能,比如通过查看波形调试一些问题,通过x-propagation检查X状态的传播问题,然后调试performance,做一些performance的分析,希望有一些图形化的呈现。然而,现有的debug功能实际上并不能及时满足客户的业务需求。

换句话说,在实际应用中,每个芯片的产品调试特性不同,这将对调试产生非常多样化的细分需求。因此,我们希望在国内EDA工具中看到一些开放的接口,以便于二次开发。例如,阅读波形、阅读模拟信息、调整数据库等,可以帮助客户或用户快速构建自己的系统和平台,提高生产效率。

调试debug的重要性与三大供需落差

根据EDA行业的分析,在整个设计验证过程中,验证占工作量的70%,其中调试debug占40%。

新华章科技研发副总裁林阳春表示,在验证过程中,需要调试,包括prototyping、emulation、simullation、formalverition等。debug穿针引线,综合数据,包括波形、覆盖率等。,然后进行分析,从而实现有效的调试和诊断。即使在非调试场景中,客户也经常使用debugtool来检查和理解整个设计,包括designtopogy等。因此,在整个设计验证过程中,debug是不可或缺的,也是不可替代的。

供需之间存在着巨大的差距,这种重要的debug调试可以从三个方面来解释。

林阳春分析,一是缺乏创新。人工智能、机器学习和云计算是不可逆转的趋势。而目前市场上的产品却很少掌握。

其次是数据的碎片化、混乱甚至矛盾。在点和步骤之间,通常需要translation,例如edifnetlist之间的转换。这不仅费时,而且更容易出错。造成这种现象最根本的原因是缺乏整体规划,不同公司的工具只能通过商业并购拼凑在一起。

此外,设计日新月异,规模和复杂度不断增加,因此对performance中debug产品的要求也在增加。

面对目前在验证和调试方面的挑战,新华章采用了上层application和底层foundation的策略,开发了统一的databas、GUI、parser甚至debug等。,让上层的application,如emulation、simulation、formalverifificating等,都可以混合在一起。对于各种设计,在不同的场景下,可以提供定制的验证解决方案,即我们的fusionverifyplatform。

基于创新架构的数字验证调试系统:昭晓Fusiondebug

诚然,在数字芯片的验证和调试方面,新华章听取了客户的痛点需求。在充分定位需求并积极投入研发后,新华章正式发布了基于创新架构的数字验证调试系统——昭晓Fusiondebug。

该系统基于核心调试数据库和开放接口,可以与现有的行业解决方案兼容,提供完美的生态支持,易于使用,性能高,可以帮助工程师简化困难的调试任务,有效解决不断上升的设计和验证挑战。

新华章科技软件R&D总监黄世杰表示,与国际主流数字波形格式相比,新华章的赵晓FusiondebugTM采用了完全自主研发的高性能数字波形格式XEDB。借助创新的数据格式和体系结构,波形格式具有高性能、高容量、高波形压缩比等特点。它提供的高效编码和压缩方案可以比国际主流数字波形格式在实际测试中带来8倍以上的压缩率。

与其他商业波形格式相比,XEDB的读写速度快3倍,支持分布式架构,可以充分利用多台机器的物理资源,提高整个系统的性能。测量中显示的波形写入速度可以比单机模式提高5倍以上,这对于复杂的软硬件协同验证和调试非常重要。

在提供完整的调试解决方案的同时,赵晓FusiondebugTM由创新的设计推理引擎和高性能分析引擎提供动力,可以支持统一的高性能编译,快速加载模拟结果和信号显示,轻松跟踪信号连接和分析根本原因。

根据实际项目数据,赵晓FusiondebugTM的速度比其他商用EDA工具快5倍,可以满足大规模SOC设计调试的需要,大大提高验证效率,从而加速芯片设计的创新。

EDA的创新化的芯片设计需要EDA的创新

近年来,芯片设计的规模越来越大,摩尔定律逐渐走向极限,芯片验证的难度也越来越大。在谈到下一代设计验证工具时,陈俊宁和黄乐天从不同角度指出,下一代EDA工具需要加强工具之间的集成,更加智能化,进一步充分利用机器学习、云计算等创新技术,提高芯片验证和设计效率,同时减少人力投入。

黄乐天还认为,以chiplet为代表的新一代集成电路的设计方法是不断迭代的,那么我们的验证是否有验证方法与这种新的设计方法相匹配。chiplet的设计空间增加了一个新的维度。目前,随着新的设计规模越来越大,软件组合越来越紧密,新的验证方法或验证工具还有很大的改进和集成空间。

关键词:

推荐新闻

电话 / 传真 : 0760-87563218

地址:广东省中山市古镇镇曹兴东路21号

地址:深圳市龙岗区平湖街道华南大道一号华南国际纺服装原辅料物流区(二期)4层4B203

Copyright © 2021

深圳市众合芯光电科技有限公司

中企动力